工程師必讀：頂部散熱封裝 QDPAK 關鍵技術淺析及實戰安裝指南

來源:英飛凌汽車電子生態圈

頂部散熱封裝 QDPAK 簡介

QDPAK 頂部散熱器件是一種表貼器件產品。相對於傳統表貼產品只能從底部進行散熱的方式，頂部散熱器件分離了電氣路徑和熱流路徑，尤其適合在高功率密度的應用，如車載充電器和 人工智能 服務器電源 等應用。而英飛凌不久前推出的 QDPAK 封裝也是目前英飛凌量產的封裝中最大尺寸的頂部散熱產品。QDPAK 封裝目前包含 600V，650V，750V，1200V 電壓等級的 SiC MOSFET 產品和部分電壓的 IGBT 產品。

QDPAK 目前已成功註冊爲 JEDEC 標準，封裝尺寸爲 15mm*21mm，高度 2.3mm，如下

QDPAK 封裝底部正公差間隔：

如下圖：塑封本體與封裝引腳邊沿之間存在最大 0.15mm 間隔，這樣帶來的好處是：

• 首先，鋼網 印刷錫膏 後，引腳會先接觸錫膏，保證焊接的可靠性，用戶只需要把器件放置於 PCB 上即可進行迴流焊。

• 其次，這個間隔可以允許少量異物存在本體下方而不需要對 PCB 做特別的清潔。

• 最後，由於引腳先接觸 PCB，引腳可以充當彈簧的特性，能緩解一部分塑封本體受力引起的形變。

QDPAK 封裝的爬電距離

如下圖，器件本體 D 極到 S 極的爬電距離大於 4.8mm，如下圖虛線部分。另外，器件本體使用塑封材料屬於Ⅰ類材料組，CTI ≥ 600，根據 IEC60664 標準，如下表，污染等級爲 2 的類別下，800-1000Vrms 工作電壓對應最小爬電距離爲 4-5mm，考慮一定裕量和封裝尺寸的誤差，本封裝可以滿足在 950Vrms 的場合下實現基本絕緣的最小爬電距離（working voltage 定義請參考 IEC 相關標準）。

QDPAK 封裝的可靠性

為了驗證封裝的可靠性，英飛凌同時開展了兩項不同的研究實驗。第一組測試板在標準 FR4 電路板上焊接器件；第二組測試板在標準 FR4 電路板上焊接器件後，還另外對每個器件頂部垂直施加 100N 的壓力。隨後對兩組樣本進行板載溫度循環（TCoB）測試，以探究外部作用力對封裝結構 TCoB 魯棒性的影響。

如下圖一，展示了兩組樣本的焊點狀態。可以清晰觀察到：額外施加的作用力並未改變焊點連接狀態，應力未被直接傳導。封裝引腳發揮彈簧效應吸收了作用力，其形變主要發生在封裝肩部區域，如下圖二。後續器件檢測表明，經歷溫度循環後，受外力作用的第二組樣品的焊點比無外力作用的第一組的焊點承受更大應力。但兩組樣本在2000 次以上 TCoB 循環中均未出現失效，這證明無論器件有無承受外力，都具有極高的可靠性和機械穩定性，這種卓越的 TCoB 可靠性可歸因於封裝的彈簧特性。

綜上所述，英飛凌 QDPAK 封裝通過頂部散熱的高可靠性，正在成爲電動汽車和高功率密度電源系統的理想選擇。其優勢已在 CoolSiC™ 系列中驗證，未來隨着 JEDEC 標準的普及，將進一步推動高效、緊湊的電源系統發展。

頂部散熱封裝 QDPAK 安裝指南

由於 QDPAK 封裝是英飛凌新一代大功率產品的表貼頂部散熱產品，其安裝方式有所不同，所以針對其安裝方式做一些詳細的介紹。

如下圖，英飛凌針對 600V 以上高壓器件推出了 HDSOP 封裝系列（D-DPAK, TOLT, 及 QDPAK） 。如下圖列出了該系列已發佈的封裝型號及其關鍵參數信息。所有封裝均具有統一的2.3mm 標準本體厚度，這一特性使得不同 分立器件 （如 650V 碳化硅二極管、高壓/低壓 MOSFET 等）可以混合安裝在同一散熱板上。

該設計優化了組裝流程：所有功率器件在 PCB 上的安裝位置到散熱板頂面的距離保持一致，既簡化了裝配工序，又無需對散熱板進行特殊結構處理。

*QDPAK 封裝中 22-3 在 22-1 塑封本體上增加了一個凹槽，加大了 D 與 S 的爬電距離。

將表貼頂部散熱封裝器件單獨安裝到散熱器上相對容易，由於機械公差無需特別考慮，因此，本文檔不涉及單器件獨立散熱器的安裝說明。在實際應用過種中，QDPAK 可以支持更高的功率輸出，因爲通常會有多個 QDPAK 或頂部散熱器件安裝在同一個散熱器上。爲優化散熱性能，建議儘可能減少 PCB 翹曲。可通過以下方式實現：

01. 控制 PCB 尺寸——尺寸越大，翹曲越明顯。或使用硬度更高或更厚的 PCB 減少板子自身形變。

02. 增加分佈式機械接觸點，通過多點支撐有效降低 PCB 形變，如下圖箭頭所示，除了散熱器四個角落有螺絲加以固定之外。每個 QDPAK 封裝兩側都有兩個螺絲加以固定，以減小 PCB 的形變。

如下圖，展示了通過螺絲簡化 PCB 與散熱器組裝的示例。在兩個 QDPAK 封裝之間缺少螺絲的位置，可能出現 PCB 翹曲，這將導致界面導熱材料殘留厚度過大，進而增大熱接觸熱阻，導致結溫偏高。

下圖是實際溫升測試，由於器件之間沒有使用螺絲固定，在形變最大的中部位置，QDPAK 器件的溫度最高。

然而，若通過增加過多螺絲及相應 PCB 鑽孔來解決該問題，又會在功率佈線最關鍵區域造成導電面積損失。

所以，第三種方式是採用剛性基材或加裝金屬承載結構在 PCB 下方進行機械加固措施。如下圖：

通過 PCB 背面的支撐柱和連接器對功率 PCB 施加壓力。該設計確保了外殼上下部分具有足夠的剛度，在向封裝施加足夠壓力的同時最小化外殼變形。理想情況下，每個封裝都應單獨施加壓力。否則，缺少支撐柱的器件（下圖中 Q2 所示）會導致界面導熱材料殘留厚度增大，進而使熱阻升高。

而對於器件層面，表貼產品在組裝過程中，清潔電路板可有效防止功率器件底部異物顆粒導致的意外傾斜（如下左圖）。由於 QDPAK 的引腳與本體底面的正公差設計，即使不對電路板做特別清潔，也會大大減少這種情況的發生概率。另外， 迴流焊工藝 可能引發的 SMD 元件傾斜效應（如"立碑"現象，如下右圖）也應予以避免。

綜上所述，針對 QDPAK 封裝，爲最大限度的發揮其頂部散熱性能，在保證合理的壓力情況下，PCB 和器件層面都要儘可能保持平整，減小因爲器件傾斜或者 PCB 的翹曲引起的界面導熱材厚度偏大而造成的器件溫度偏高的情況。

掃描二維碼,關注英飛凌汽車電子生態圈尋找更多應用或產品資訊