先進封裝技術，如何賦能高功率密度 MOSFET 設計？兩個案例告訴你~~

來源: Vishay 威世科技

想要提升 MOSFET 的功率密度，在前道工藝中採用先進的材料和制程，不斷降低器件的導通和開關損耗，無疑是一條有效的技術路徑；與此同時，在後道工藝中通過先進的封裝技術，實現高效的熱管理，有利於簡化散熱系統設計，降低 PCB 和相鄰元器件的溫度，減少系統的熱應力，在進一步優化功率密度上也發揮著重要的作用。

因此，將高能效的器件設計與先進的封裝技術相結合，已經成為今天功率 MOSFET 產品反覆運算升級的大趨勢。這一趨勢，在 Vishay 新一代功率 MOSFET 上體現得淋漓盡致。

比如，Vishay 推出的 SiSD5300DN 新型 30 V N 溝道 TrenchFET® 第五代功率 MOSFET，10 V 柵極電壓條件下導通電阻僅為 0.71 mΩ，導通電阻與柵極電荷乘積，即開關應用中 MOSFET 關鍵的優值係數 ( FOM ) 為 42 mΩ*nC，在業界同類產品中也是出類拔萃。

同時，SiSD5300DN 採用了基於源極倒裝技術的 PowerPAK®1212-F 封裝，與上一代 MOSFET 採用的 PowerPAK 1212-8S 封裝相比，熱阻從 63 °C/W 降至 56 °C/W，源極焊盤尺寸增加了 10 倍 ( 從 0.36 mm2 提高到 4.13 mm2 )，大大改善了熱性能。從下圖中可以看到，採用 PowerPAK 1212-F 封裝的 SiSD5300DN 在恒定功率條件對比測試中，處理相同電流時的工作溫度明顯降低。

基於新型 PowerPAK® 8 x 8 LR 封裝的第四代 600 V E 系列功率 MOSFET，是另一個成功的範例。與前代器件相比，其導通電阻降低了 27 %，導通電阻與柵極電荷乘積（即 R_DS(on)x Q_g FOM）下降了 60 %。

特別值得一提的是，由於該功率 MOSFET 採用了獨特的頂側冷卻封裝解決方案，與採用底側冷卻的 D2PAK 封裝相比，占位面積節省 52.4 %，高度降低 66 %，結殼（漏極）熱阻 R thjc 僅為 0.25 °C/W，在相同導通電阻下額定電流增加 45 %，從而顯著提高可額定功率和功率密度，這使其成為 3 kW 以下電源解決方案的理想選擇。

在功率電子系統的設計中，具有更高功率密度的 MOSFET 可以帶來更高的能效、熱效率、電流輸出，以及板級可靠性。Vishay 將先進的封裝技術與創新的器件設計相結合，打造出了具有出色高功率密度的、品類豐富的功率 MOSFET 產品。

閱讀原文